台积电今年OIP峰会的重点

台积电2026年开放创新平台论坛指出，人工智能是重塑半导体设计的关键力量。其核心论点是，更快的芯片需要整个系统的进步：逻辑、存储器、封装、互连、供电和设计方法。台积电将合作伙伴生态系统置于这项工作的核心，认为合作是将日益复杂的技术转化为客户可设计和生产的芯片的有效途径。

主题演讲以OIP的规模开篇。自推出以来，该平台已从设计和知识产权联盟扩展到云、3D Fabric和人工智能驱动的设计合作。台积电表示，其拥有28家值得信赖的合作伙伴，超过10万个经过芯片验证和量产验证的IP产品，以及3000多名具备从概念到芯片全流程专业知识的工程师。其IP产品组合涵盖移动、人工智能和高性能计算、汽车和消费电子应用等领域的存储器、处理器、接口、传感器和安全等基础模块。这传递出的信息是：客户需要可靠的组件和经过验证的设计流程，其重要性不亚于先进的制造工艺。

人工智能也在改变客户希望构建的系统类型。台积电指出，人工智能的应用领域包括无人驾驶出租车、人形机器人以及增强现实或虚拟现实，同时对先进工艺节点芯片的需求也在不断增长。然而，人工智能的扩展也带来了一系列挑战。计算需求正在快速增长，而内存容量、数据传输和功耗限制了系统的性能。台积电将此视为优化整个技术栈的契机，优化范围从晶体管延伸到封装和数据中心。图表展示了台积电的展望和预测；这些预测应被视为预期。

在逻辑电路方面，台积电强调通过工艺改进、设计技术协同优化和电路设计来持续提升能效。报告指出，不同的工作负载需要不同的单元选择：高性能CPU和GPU可以优先考虑速度，而更紧凑的设计则可以使用高密度单元来平衡面积和功耗。这体现了更广泛的理念，即根据预期工作负载定制技术，尤其是在能耗限制人工智能部署的情况下。

先进封装是另一大重点。台积电表示，其5.5倍光罩的CoWoS封装已投入生产，并阐述了在3DFabric联盟的支持下，迈向14倍光罩以上封装的发展路径。更大的封装可以将逻辑电路和高带宽存储器更紧密地集成在一起，但台积电的方案也着眼于超越当前常见配置的未来。随着人工智能工作从训练转向推理和智能体应用，台积电预计市场对带宽、延迟和功耗优化的存储器需求将会增加。方案中展示了多种选择，包括3D堆叠SRAM、高带宽存储器以及与逻辑电路集成的DRAM。这些方案需要电子设计自动化供应商、IP供应商、存储器公司、封装测试公司和基板制造商之间的合作。

连接性领域也拥有自己的发展路线图。台积电表示，采用其 COUPE 技术的 200 Gbps 微环调制器已投入生产。该公司报告称，其误码率低于 10⁻⁸，并概述了在 400 Gbps 调制、多波长和光纤阵列集成方面的进一步研究，目标是到 2030 年实现每毫米 4 Tbps 的传输速率。关键在于，更高的处理能力和存储容量必须与高效的数据传输方式相匹配。

台积电随后将人工智能作为设计人工智能硬件的工具。台积电阐述了从基于人工智能的设计技术协同优化到实施和验收的一系列方法。台积电表示，超过70%的OIP论坛论文都使用了人工智能解决方案或探讨了人工智能的应用案例，并在“新兴技术走廊”中介绍了六家初创公司。其提出的AI设计套件（ADK）将设计赋能模型转向了包含设计信息和训练材料的智能体人工智能框架。其愿景是改进模型和流程，提高生产效率，并缩短下一代芯片的开发时间。

总而言之，台积电将设计边界拓展至系统级。演示文稿指出，COUPE、集成电压调节、电容和热设计技术协同优化等技术，从人工智能芯片到数据中心都具有重要意义。它呼吁与原始设计制造商在共享设计和分析方法方面开展更紧密的合作。总而言之，这些幻灯片将OIP（面向集成产品）视为一种协调专业合作伙伴共同解决共同问题的手段：在保持设计和生产实用性的同时，使未来的人工智能系统速度更快、功能更强大、能效更高。

（来源：编译自semiwiki）