蛰伏六年，众星微打出全栈互连芯片组合拳

在人工智能爆发式发展的今天，算力已然成为产业竞争的重要基础。然而，当业界将目光大多聚焦于GPU、CPU等计算核心时，一个制约智算效能的致命短板正日益凸显——网络与芯片级的互连效率。

从英伟达GB300到VR200等顶级超级节点的架构演进路径来看，互连芯片在整机柜中的价值占比已达8%—9%，对应着国内每年近千亿元规模的巨大市场空间。面对这一深刻的历史机遇与产业考卷，众星微凭借从“四无”起点出发的自主创新韧性，成功打通了从物理底层IP到系统级全栈互连的技术通路。

2026年10月15日，无锡众星微系统技术有限公司（以下简称“众星微”）在无锡正式发布其品牌及全栈互连系列产品。众星微总经理郭二辉在发布会上明确提出，公司的核心使命正是通过打通底层全栈互连，将算力集群效率向上推升至60%、70%乃至更高，为千亿级算力基础设施筑牢关键“骨架”。

众星微总经理郭二辉

对于一家成立于2020年的国产芯片企业而言，进入高性能互连芯片领域并非易事。

郭二辉回忆，众星微成立之初，国内高性能互连芯片研发面临着“四无”局面：缺少有相关经验的工程师，缺少可复用的代码，缺少高性能互连芯片研发经验，也难以获得完全适配自身需求的核心IP。

当时，国内在部分以太网芯片领域已有积累，但RAID、SAS Expander以及高端PCIe Switch等产品仍高度依赖国际厂商。

众星微从零起步，直到2022年8月才实现第一代产品发货，首批量产交付仅280颗。此后，其产品出货规模逐渐扩大。2025年累计出货突破40万颗，截至此次发布会，累计出货已超过80万颗，公司预计2026年底突破100万颗。

比出货量变化更值得关注的，是其技术路线的选择。

与部分聚焦单一互连品类的企业不同，众星微选择了覆盖存储互连、网络互连及AI互连的多产品布局，并将技术能力延伸至控制器、SerDes等底层IP。

郭二辉将这一路线概括为三个维度：技术链贯通、全场景覆盖和开放生态。

其中，技术链贯通是其整个产品体系的基础。按照郭二辉的解释，高性能互连芯片已经不能脱离整机和系统需求进行独立设计。企业需要理解从核心IP、芯片、部件到整机乃至大型集群的技术特点，再将这些需求反馈至芯片架构和物理实现。

一个典型例子是高速SerDes。SerDes负责高速串行数据的发送和接收，是交换芯片实现高速连接的基础。随着交换容量持续提升，单颗高端交换芯片可能需要集成300条乃至500条SerDes通道。如此密集的高速通道，对芯片面积、外围布局、功耗和信号完整性都提出了严苛要求。如果完全采用标准化IP，其物理形态未必适合特定交换芯片的布局需求，甚至可能导致芯片面积明显增加。因此，众星微需要对SerDes等底层模块进行针对性设计与优化，使其更适合高密度通道布局。

PCIe控制器也面临类似问题。当一颗PCIe Switch拥有140条以上通道，并需要支持多端口配置、灵活通道拆分以及复杂的数据交换模式时，标准控制器未必能够满足缓冲区共享、数据路径复用和时钟结构优化等要求。这也是众星微坚持自研部分核心IP的原因。其目的并非转型成为通用IP供应商，而是通过底层架构定制，为自有芯片争取更大的性能、面积和功耗优化空间。

这种路线本身也意味着更高的研发投入。郭二辉透露，公司目前在全国拥有8个研发中心，采取跨地域协同开发模式，专业能力覆盖网络仿真、系统架构、前后端设计以及工程量产等环节。但全栈布局同样能够带来技术复用收益。例如，一套经过充分验证的PCIe控制器，可以在RAID、PCIe Switch以及网卡等不同产品中复用，从而减少重复开发，并提高技术模块的一致性和可靠性。

在此次发布会上，众星微集中展示了三款新产品，分别指向服务器内部高速连接、AI集群网络通信以及高可靠存储。

1）144 Lane PCIe 6.0 Switch：解决服务器内部的高速连接

PCIe Switch可以理解为服务器内部的数据交换枢纽。随着服务器中CPU、GPU、SSD、网卡等设备数量增加，处理器有限的PCIe连接资源，需要通过交换芯片进行扩展和灵活分配。尤其在AI超节点架构下，大量加速器和外围设备需要进行高速互连，PCIe Switch的重要性进一步上升。

众星微此次发布的PCIe 6.0 Switch拥有144条Lane，面向高密度、高带宽的服务器及智算系统。相较上一代PCIe 5.0，PCIe 6.0将单通道传输速率提升至64 GT/s，并引入PAM4信号调制等技术，对信号完整性、链路管理与控制器设计提出了更高要求。众星微将该产品定位为国内PCIe 6.0交换芯片的重要突破，并计划于2026年底推进产品落地。

从长期来看，PCIe Switch的需求增长不仅来自传统服务器升级，更来自Scale-In方向的资源扩展与整合。在下一代智算系统中，如何通过更高效的内部互连组织GPU、网卡与存储设备，正在成为超节点架构设计的重要课题。

2）800G多协议AI网卡：不止于带宽翻倍

如果说PCIe Switch负责服务器内部的数据连接，那么高速网卡主要承担服务器与集群网络之间的数据通信。

此次众星微发布的800G多协议AI网卡，将端口带宽从此前的400G进一步提升至800G，并同时支持InfiniBand（类IB）和以太网生态。

但在宁佐林看来，800G网卡最重要的变化，并不是速率简单翻倍，而是芯片必须更加深入地适应AI集群的通信模式。传统通用网络主要服务于较为成熟的业务流量，而AI训练和推理集群往往面临突发性大流量、多节点同步通信以及复杂的路径调度需求。针对这些特点，众星微在新一代网卡中强化了拥塞控制、多路径以及选择性重传等能力，并针对部分客户的协议需求进行了定制化设计。

另一项值得关注的变化，是PCIe Switch功能的集成。按照宁佐林的介绍，众星微将PCIe交换能力集成到网卡芯片内部，使其能够在部分系统设计中减少一颗独立交换芯片。这一设计可能带来多方面收益：减少板级器件数量及BOM成本，缩短信号传输路径，改善链路插入损耗和信号质量，并降低部分数据路径的延迟。

3）新一代多模RAID：传统存储仍有升级空间

与前两款面向高速智算互连的产品不同，多模RAID芯片对应的是企业级存储市场。

RAID控制器承担磁盘阵列的数据组织、冗余保护及读写管理等任务，在金融、运营商及企业级服务器中具有重要地位。尽管AI推动高速网络迅速发展，但传统企业级存储对于性能和可靠性的要求并未减弱。特别是在金融、医疗等关键业务系统中，数据完整性和业务连续性往往比单纯的峰值性能更为重要。

众星微此次展示的新一代多模RAID芯片，按照公司公布的产品规划，性能目标是达到上一代产品的8倍，并较其所对标的国际厂商新产品实现约2倍的性能优势。

从三款产品的组合来看，众星微的布局并不是简单扩大SKU数量，而是试图同时覆盖服务器内部、集群网络及存储子系统的关键互连环节。这种覆盖能力，为其参与客户整机及系统架构设计提供了更多切入点。

对于高性能互连芯片而言，参数领先并不意味着能够顺利进入客户系统。尤其在万卡、十万卡级别的AI基础设施中，客户更加关心芯片能否稳定工作、能否兼容已有设备，以及出现问题后能否及时定位与解决。这恰恰是国产互连芯片从产品研发走向规模化应用时，需要跨越的关键门槛。

此次发布会上，郭二辉披露了一个重要案例：2025年，众星微有6款芯片参与国内一个全国产十万卡集群建设，累计使用约20万颗互连芯片。其中包括32T级InfiniBand交换芯片及400G网卡等产品。

按照众星微披露的对比结果，这套国产互连网络在读写带宽、读写延迟等系统性能测试中，与进口产品方案基本持平，部分指标实现超越。与此同时，客户反馈，由于采用了统一的国产互连产品组合，整个集群的建设周期较传统进口芯片方案至少缩短一个月。

性能决定一款芯片能否进入客户的选型名单，那么质量与可靠性往往决定它能否真正获得规模化订单。这一点在企业级存储市场尤为明显。

郭二辉坦言，众星微早期推广RAID产品时，面临的最大阻力之一就是客户信任。金融机构对数据完整性要求极高，即便极低概率的数据错误，也可能造成严重业务后果。因此，客户对新供应商往往需要经历漫长的测试验证过程。

众星微披露，截至发布会时，公司累计芯片出货超过80万颗，芯片层面的客户退货率低于100 DPPM，板卡层面的客户退货率低于500 DPPM。DPPM指每百万件产品中存在缺陷的件数，这里反映的是企业统计的客户退货水平，并不直接等同于现场失效率或长期故障率。

郭二辉表示，公司对客户退回的芯片逐颗分析，所发现的问题主要涉及现场环境、运输和静电防护等因素。众星微披露，公司建立了名为“星云”的研发质量管理体系，包含449份文档，覆盖23个技术方向，并将研发至量产过程划分为11个关键里程碑。每个里程碑均有相应的技术及质量检查要求。在设计验证环节，公司将代码覆盖率、分支覆盖率和功能覆盖率的目标设为100%，DFT相关指标要求达到99%以上，并采用高于晶圆制造厂基本要求的部分物理实现签核标准。

在产品验证方面，众星微采用长时间实机运行与超负荷压力测试相结合的方式。以RAID产品为例，公司介绍，其曾投入500台服务器、1000张板卡，累计完成约60万小时的实机测试。对于硬盘插拔等使用场景，公司还通过高频次操作模拟长期使用压力，试图提前暴露潜在问题。

从产业发展角度看，国产芯片替代真正困难的地方，往往不是做出第一颗具备功能的产品，而是完成从设计验证到批量交付、长期运行和持续迭代的完整闭环。如今，众星微的产品已进入互联网、金融、运营商、电力能源和交通等多个行业。郭二辉还透露，在部分大型客户的RAID产品选型中，国产方案已经从过去的备选项逐步成为优先选项。

这种变化意味着，国产互连芯片正在从依靠供应链安全需求获得市场机会，逐渐转向依靠产品性能、可靠性和服务能力参与竞争。

随着AI集群继续扩大，下一阶段的技术难题已经浮现。

按照众星微披露的规划，公司正推进PCIe 7.0核心技术研发，并在Scale-Up和Scale-Out方向布局50T、100T交换芯片；网卡则将进一步向1.6T及更高带宽演进。

但带宽持续提升，并不意味着技术升级可以无限依赖传统电互连。在112G、224G乃至未来更高速率的SerDes技术演进过程中，信号损耗、链路功耗和封装复杂度正在成为更加突出的挑战。特别是高端交换芯片，当芯片交换容量不断提升，数百条高速通道聚集在有限的芯片面积及封装空间内，供电和散热难度也急剧增加。

宁佐林透露，众星微下一代交换芯片的功耗可能达到约2000W量级。这意味着，高速互连的发展已不仅是数字逻辑和协议架构问题，还越来越受到电气性能、封装与热管理能力的制约。

在这样的背景下，光互连成为重要的技术演进方向。

众星微表示，目前正在推进电光互连相关技术研究，包括高速SerDes、芯片架构及上下游光电器件协同，并与不同技术路线的合作伙伴开展研发。值得注意的是，公司并不打算独立完成所有光器件开发，而是将重点放在自身具备优势的电芯片和核心IP领域，通过产业合作实现系统集成。

随着AI算力从单芯片竞争转向集群与系统竞争，高性能互连不再只是计算芯片的配套部件，而正在成为影响整个算力基础设施效率的重要变量。

从产品矩阵的持续完善，到十万卡集群的规模化落地，众星微的成长轨迹也折射出国产互连芯片正在经历的角色转变：从单点产品替代走向全栈技术突破，从满足系统需求走向参与系统级优化。

面向未来，随着PCIe 6.0/7.0 Switch、800G/1.6T AI网卡以及光互连等前沿技术的持续推进，众星微正凭借全栈技术布局、工程化交付能力与开放生态，加速向更高性能、更大规模的智算互连市场迈进。这不仅是国产互连芯片技术能力的进阶，更意味着中国企业正在从算力基础设施的参与者，逐步成长为系统级创新的重要力量。

点这里👆加关注，锁定更多原创内容

*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。