HBM4E，重磅官宣！

三星电子和SK海力士联合发布了第七代高带宽内存（HBM）“HBM4E”，正式加入下一代人工智能（AI）半导体技术的竞争。两家公司推出的新技术不仅提升了现有HBM的性能，还改变了内存布局结构和数据存储方式。随着人工智能模型规模的不断扩大，半导体行业越来越关注如何减少处理单元和内存之间数据传输造成的瓶颈。

据半导体行业10月15日消息，三星电子和SK海力士在首尔江南区COEX会展中心举办的“第28届半导体展览会（SEDEX 2026）”上发布了包括HBM4E在内的下一代存储器技术。该展会于10月14日开幕，持续至10月16日，吸引了300多家半导体设计、制造、材料、组件和设备领域的公司参展。

两家公司共同展示的旗舰产品是HBM4E。HBM是一种垂直堆叠多个DRAM的内存技术，可提高数据处理速度，广泛应用于NVIDIA图形处理器（GPU）等人工智能加速器中。随着人工智能模型训练和推理的数据需求激增，提升HBM带宽、容量和能效的技术变得至关重要。

三星的HBM4E将10nm工艺的第六代（1c）DRAM与4nm工艺的基片相结合。其单引脚数据传输速度从14Gbps到最高16Gbps不等，比上一代HBM4提升了20%。最大内存带宽可达每秒3.6TB。

这款12层堆叠式产品容量为48GB，比上一代产品提升了30%。三星计划推出8层32GB和16层64GB产品，进一步拓展其产品线。该公司已于5月份向客户提供了HBM4E 12层产品的样品，并正根据客户的进度安排推进量产。

SK海力士还发布了HBM4E，其最大数据传输速度可达16Gbps。与现有的HBM4相比，其能效提升超过20%。SK海力士已于6月向主要客户提供了HBM4E 12层样品，目前正在进行性能验证。

此次展会上另一项引人注目的技术是三星的“zHBM”和SK海力士的“HBF（高带宽闪存）”。两者都旨在减少人工智能系统中的内存瓶颈，但采用了不同的方法。

三星发布了 zHBM 模型，这是一种 3D 内存结构，它将 HBM 垂直堆叠在处理单元的顶部，从而减少了它们之间的物理距离，以降低数据传输时间和功耗。

三星还展示了“LPDDR-PIM（内存内处理）”技术，该技术可在内存内进行部分计算，从而减少数据传输并提高能效。此外，三星还推出了面向边缘人工智能设备的3D NAND解决方案“zNAND-O”。

SK海力士提出的HBF技术是下一代技术，它结合了HBM的高速数据处理能力和NAND闪存的高存储容量。HBF旨在提供比现有HBM更高的容量，同时保持高带宽。

目前的AI服务器采用由HBM、通用DRAM和固态硬盘（SSD）组成的内存存储层级结构。SK海力士计划在这些层级之间添加HBF，以减轻大规模AI模型推理过程中的数据处理负担。该公司预计HBF的容量约为HBM的10倍。

SK海力士总裁兼研发负责人安铉在10月14日的展会主题演讲中指出，预计到2030年，人工智能基础设施的性能将比今年增长20倍。他强调，除了传统的HBM之外，还需要通过定制化的HBM、3D堆叠式DRAM以及HBF等新型内存技术来提升人工智能系统的整体性能和效率。

在下一代HBM市场中，逻辑半导体设计和先进封装能力正变得与存储器制造同等重要。这是因为市场对定制化基础芯片的需求日益增长，这些芯片需根据客户的AI加速器架构量身打造。

三星在展会上展示了用于HBM4E的4nm基片、2nm环栅（GAA）晶圆以及“2.3D Cube-E”和“3D Cube-H”等先进封装技术。其战略是利用在存储器、晶圆代工、系统半导体和封装领域的整合业务，瞄准下一代人工智能半导体市场。

SK 海力士展示了高性能服务器 DRAM，包括 256GB 3DS RDIMM 和 128GB MRDIMM，以及由英伟达 CEO 黄仁勋签名的用于该公司下一代 AI 平台“Vera Rubin”超级芯片的 HBM 晶圆，突显了与客户的合作。

业内人士指出，人工智能半导体领域的竞争正从单纯提升HBM的速度和容量转向创新存储结构。随着人工智能模型规模的扩大和推理服务的扩展，降低整个系统数据传输成本（包括带宽、存储容量和能效）的技术变得日益重要。

然而，zHBM 和 HBF 仍处于概念和开发阶段，因此它们的商业化时间表和客户接受度将决定其未来的竞争力。

点这里👆加关注，锁定更多原创内容

*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。